我要投搞

标签云

收藏小站

爱尚经典语录、名言、句子、散文、日志、唯美图片

当前位置:王中王 > 定界符 >

采用FPGA实现误码测试仪设计

归档日期:04-24       文本归类:定界符      文章编辑:爱尚语录

  无源光网络PON以其独特的优势在网络中已经规模化地应用。由于GPON系统在现有PON系统中带宽利用率最高,系统成本最低,且具有全业务支持能力,因此其前景被普遍看好,成为众多电信运营商和设备制造商推崇的宽带接入技术。

  在GPON中,下行数据是以广播形式发送的,上行数据由多个用户终端按时分多址的方式发送的数据包组成。因传输路径不同,各数据包有不同衰减,不同数据包相位间存在跳变,数据包中存在长连“1”、“0”,这些因素的影响使得OLT突发接收模块接收的信号是特殊的突发光信号。对于上行的突发信号,OLT突发接收模块不仅要从中恢复出幅值相等的信号,而且要消除相位突变,即完成时钟和相位的对齐,因此OLT输出的信号应该为幅值相等且时钟和相位对齐的电信号。本突发模式误码测试仪的作用是,准确地判断被测的OLT突发接收模块的完成幅值恢复响应时间和其可靠性。

  与一般连续误码测试仪相同的是,突发误码测试仪也由发送和接收两部分组成。发送部分发送可预知的信号作为测试信号来模拟实际信道中传输信号,并将该信号送到待测设备中;接收部分产生与发送部分相同的信号,用以和接收的信号逐位比对,并统计误码数和误码率。

  与一般连续误码测试仪不同的是,突发误码测试仪发送部分发送的测试信号要模拟突发信号,即具有相位突变和幅度不均衡的特点。此外,接收部分要从接收到的可能存在相位跳变信号中准确地提取时钟和恢复数据。

  突发接收模块(BMRx)是要测试的模块。突发误码测试仪用FPGA逻辑来实现两路时分复用(TDMA)数据的输出,两路数据先分别通过光可变衰减器不同幅度的衰减后,再经过不同长度的光纤的时延,最后经过光合路器合为1路信号输出。光合路器的输出数据近乎于实际GPON中的上行突发信号,且假定信号在经过这些路径后没有出现误码。模拟的突发信号在经过待测突发接收模块后,经过包分离电路提取1路包数据(ON-U#1或ONU#2),该路包数据最后经过突发模式时钟数据恢复芯片提取出时钟和4路并行数据。FPGA将提取的时钟作为误码比对的源时钟,并将4路并行数据重构造后与本地产生的数据进行比对,统计误码。

  ①发送端产生两路高速的时分复用信号,这两路信号要具有GPON上行数据包的特点,即32位保护时间,44位前导码,20位定界符。

  ②接收部分将接收到的4位宽的数据并化为8位宽的数据,并搜寻定界符将接收的数据进行边界对齐。

  ③误码检测器将接收到的边界对齐后的数据与本地产生的伪随机码进行比对,仅对有效数据中出现的误码进行统计。

  ①控制信号译码器根据Microblaze微处理器通过GPIO_IN输入的地址信息,将控制信息赋值给误码测试逻辑模块相应的控制信号。控制信息主要包括:包长度、保护时间长度、前导码长度、码型选择、GTP属性的DRP地址和值、时钟合成芯片的控制信息等。

  ②状态编码器将误码测试模块的状态信息存储映射到不同地址的GPIO_OUT上,然后传送给Microblaze微处理器。输出的状态信息主要包括:误码比特数、接收到的总码数、同步状态、接收无信号等。

  ③码型产生器模块包含PRBS产生器和数据包头产生器2个子模块。PRBS产生器根据码型选择控制信号产生相应码型的8位宽度伪随机序列,数据包头产生器模拟GPON上行数据包包头结构的特点中产生类似前导码和定界符的码型。码型产生器模块还包含1个数据包封装有限状态机,它的主要作用是产生发送码状态的控制信号,将包头数据、包间隔(保护时间)、CID(长连O/1)穿插在PRBS中以模拟GPON上行数据。包含两路包信号的数据txdata在与包分离信号相与后,分离成两路时分复用的信号txdata0和txdatal,时序如图3所示。

  ④GTP0和GTPl为FPGA芯片的固核。它将低速的8位宽度的并行数据txdatal和txdata2串化为1路高速的串行数据,可以通过修改GTP的DRP属性来改变发送数据的速率。GTP还负责向发送端提供同步时钟。

  ⑤数据重构模块将接收到的4位宽的数据并化为8位宽的数据,并搜寻16位定界符将接收的数据进行边界对齐。

  ⑥误码检测器主要由1个本地伪随机序列产生器、1个接收状态机和1个同步检测状态机构成。本地伪随机序列产生器与发送端的随机序列产生器阶数和本原多项式相同,它生成的伪随机数据与接收到的数据进行比对,对比的结果由误码计数器进行统计。接收状态机根据定界符检测信号和包长(包1或包2)计数器来判断接收的数据是否为有效数据,并生成一个有效数据指示信号。同步检测状态机根据比对结果判断本地随机序列产生器生成的数据与接收到的数据是否已经同步,如果没有同步,本地伪随机序列产生器将从接收的数据中截取32位的连续信号作为其移位寄存器的初始值来产生后面的数据以重新同步(灌码同步)。

  ⑦误比特计数器用来统计误比特数,它仅对有效数据中出现的误码进行统计。接收字计数器用来统计接收到的有效数据字节数。

  本设计中使用Microblaze嵌入式软核处理器来实现对误码测试仪逻辑部分的控制,控制部分的硬件框图如图4所示。GPIO1用于处理器与BERT核的通信;GPIO2与LED和拨码开关相连,用于显示状态和板级控制误码测试仪;GPl03与LCD相连,将误码测试结果显示于LCD上;count-er 64为64位宽的计数器,用于记时。UART通过RS232与电脑相连,读取在PC上设定的控制信息并将误码测试结果和误码仪的状态详细地显示在PC上。

  控制程序包含的函数主要有GPIO驱动、UART驱动、LCD驱动、GTP DRP属性的读改写函数、BERT的控制和状态读取函数、误码率计算函数、主函数等。主函数提供一个用户与误码测试仪交互的平台,其流程如图5所示。

  在上电或复位后,系统初始化LCD和UART,并加载上次保存的用户设置以初始化BERT。然后进入主菜单,主菜单上可以通过选择相应选项进入相应的操作。通过读取误码测试加载的上次保存的用户设置,核对本次用户需要的设置是否与上次保存的设置相同,如果不同可以返回主菜单,从主菜单进入相应的设置操作,进行参数的修改。修改完毕后,如果用户要保存本次设置,可以进行保存再返回主界面;如果不需要保存,则直接返回主界面。从主界面上可以选择误码测试显示进入误码测试结果显示界面,在显示误码测试结果前,控制程序会先进行计算误码率,以保证实时显示误码测试结果。

  为了验证系统的性能,分别用该仪器做了自环测试和对1.25 GHz GPON系统突发式光接收模块的误码测试。在自环测试中,发送的数据不通过光路直接送到BMCDR的接收端。测试结果表明,在电信号信道中误码测试系统自身不会误码。在对1.25 GHz GPON系统突发式光接收模块测试过程中,采用两个步骤的测试。步骤1中,按图1连接误码测试系统,两路数据包信号0UN#1和0UN#2都不经过可变光衰减器的衰减,经光合路器合路后的光信号中所有包信号幅值一致,用以验证误码测试系统光路中是否产生误码,实验结果同样验证了误码测试系统自身不会产生误码。步骤2中,对一路数据包信号进行不同幅度的衰减,使光合路器输出的光信号存在幅值的跳变,并在两路数据包信号存在不同幅值跳变的情况下,分别测试突发式光接收模块的误码性能。试验中使用的被测突发式光接收模块强包弱包幅度相差20 dB,保护时间为32位,速率为1.248 8 Gbps的情况下误码率低于10-12。,说明此误码测试系统具有较好的性能。

  正点原子推出的“开拓者“、”新起点”两款FPGA开发板功能强大,配有教科书级的文档教程;配套的视频分为工具篇

  2004年,Altera 正式推出了Nios II系列32位RISC嵌入式处理器。Nios II系列....

  Quartus II design 是最高级和复杂的,用于system-on-a-programma....

  北京时间4月23日凌晨,特斯拉其加州总部举办自动驾驶日活动,其传闻已久的特斯拉自研自动驾驶芯片首次公....

  Altera和赛灵思20年来都在FPGA这个窄众市场激烈的竞争者,然而Peter Larson基于对....

  集成电路产业是全球技术壁垒最高制造工艺最复杂的高科技产业之一,一向被各国视为“技术禁运”对象。

  AI(人工智能)俨然是近年全球科技产业最重要的热门词汇,作为生产AI创新核心芯片的供货商们,自然也不....

  当苹果发布新品Apple Watch,推出新的ECG技术时,可穿戴设备又一次被大品牌成功“带货”,华....

  我需要在FPGA部分中构建一个协处理器,例如计算CRC或其他对一块数据执行一些纠错。 我想知道哪些应用笔记(和/或用户指南...

  “过去50年摩尔定律一直在推动这个产业,把芯片做得越来越小、性能越来越高、价格越来越便宜。它一直推动....

  eSIM卡将允许用户更加灵活的选择运营商套餐,或者在无需解锁设备、购买新设备的前提下随时更换运营商。....

  今天早些时候,特斯拉CEO马斯克对外表示,他们正在开发真正的无人出租车,明年会正式上路,而说出这些话....

  “深化大数据、人工智能等研发应用,培育新一代信息技术、高端装备、生物医药、新能源汽车、新材料等新兴产....

  今年4月的第七届中国电子信息博览会上,在紫光集团展区也出现了Linxens身影。

  台积电目前对媒体表示,将推出6nm制程技术,预计在2020年一季度进行试产,主要是针对人工智能和5G....

  从其招股书申报稿发现,和舰芯片违法、不诚实的伎俩多多,套路多多,有欺诈上市的嫌疑。

  你好, 我已将DDS芯片的输出连接到我的Artix-7 FPGA引脚,用作频率为F0的时钟。 我也限制了这个时钟(按照F0),并在...

  一颗工业级的“电力专用芯片”需要不间断工作10年以上,并经受住N重极端环境的考验。

  我用的LM21212MH-1芯片,5V输入,0.9V输出,电路用的是说明书上的得推荐电路,除了电感选用的较大些:1uH(推荐240nH)...

  本文档的主要人详细介绍的是FPGA基础知识培训教程免费下载包括了:1.什么是FPGA ,2.Acte....

  27xxxx是一款集成度非常高的锂电池充放管理芯片,内置充电管理模块、LED 指示模块、升压放电管理....

  作者:武汉大学物理科学与技术学院 赵东方 李雄 于心亮 程方敏 引言 本文从实际应用的角度出发,采用FPGA作为主控芯片...

  大家好, 我刚开始学习FPGA并试图弄清楚哪些FPGA引脚可以分配我的数据信号。 我正在使用FPGA Spartan 6封装TQG...

  求扩频通信收发系统的FPGA设计程序,要求使用直序列扩频,有加扰码的部分,调制的部分,还有解调,接扩,解扰就可以啦,有相...

  以前学习过一段时间stm32,算是入门了,现在又学了点fpga,想要做一个基于32和fpga的信号发生器,但是不知道从何下手,在网上查...

  这个项目的失败也给国内芯片产业的其他公司敲响了警钟。研究机构Gartner研究副总裁盛陵海对第一财经....

  据媒体报道,有接近富士康的人士表示,接班人方面有可能会效仿华为,采用轮值总裁的方式。华为的轮值制度起....

  根据外媒报导,就在处理器龙头英特尔 (intel) 即将推出独立显示卡,与英伟达 ( NVIDIA)....

  贸易战加强了我们掌握核心技术,加大自主创新的力度和决心。我们都必须走出一条创新发展、科技强国之路。

  美国芯片巨头高通和中国贵州政府的合资公司华芯通本月底将正式关闭,400多人的技术开发团队正等待“接盘....

  FPGA在先进工艺路上的狂飚猛进带来了如影随形的挑战:一方面,进入20nm和14nm阶段后,不光是F....

  有源功率因数校正变换器中,电流环和直流滤波电容造成的超前相位致使输入电流在输入电压过零附近产生严重的....

  HT6221/HT6222能编码16位地址码和8位数据码, HT6221/HT6222包含32键(K....

  而在5G时代渐行渐至之际,MR也将迎来新的想象空间。随着低延时、高吞吐的新一代通信技术普及,MR在C....

  持续关注AI在中国市场的落地应用,通过线上线下的互动、追踪与调研,日前发布行业首份覆盖AI开发人群、....

  Cygnus超算成为第一台进入超算top500榜单的GPU、FPGA混合加速超级计算机

  尽管“双加速硬件”的设定很新潮,但其实Cygnus并不是试验机。其组建的主要用途是为宇宙学、粒子物理....

  5家芯片设计企业,华为海思仅供华为终端,三星也自产自销,事实上的供应商只有展锐、高通和联发科。

  在集成电路的制造过程中,有一个重要的环节——光刻,正因为有了它,我们才能在微小的芯片上实现功能。现代....

  据报道,在第七届中国电子信息博览会的紫光集团展区,法国芯片组件商Linxens以紫光集团子公司身份展....

  Susheel Tadikonda: 5G赛道上,你的验证能否胜任目标?

  毫米波、大规模MIMO、波束成形等5G技术正在彻底变革无线通信系统,包括设计、验证和测试都会面临新的....

  CPU的生产是需要经过7个工序的,分别是:硅提纯,切割晶圆,影印,蚀刻,重复、分层,封装,测试, 而....

  近期,紫光集团旗下长江存储国产芯片逐渐量产,但国际上的芯片价格大跌,国外巨头开始打压中国芯片的崛起。....

  汽车计算平台的发展是硬件和软件集成到一定程度的需求,核心驱动力是随着整个芯片产业的发展,汽车电子里面....

  招股书中,乐鑫科技指出,公司存在客户较为集中的风险。公司客户主要为小米、涂鸦智能等行业内知名企业,2....

  5G手机芯片领域出现戏剧性变化,英特尔放弃5G手机芯片业务,苹果和高通达成“世纪和解”,重新向高通购....

  2015年,Intel斥资167亿美元收购了FPGA市场巨头Altera,和赛灵思正面对决,最近还推....

  将芯片卖给友商,也算是一波很犀利的操作了,因此有人将此次合作形容为“将可口可乐灌进百事可乐瓶中”。如....

  目前,苹果尚未发布能够支持5G的设备,而苹果以前使用高通和英特尔的调制解调器用于iPhone上,最近....

  Stratix®系列、Cyclone™系列、Apex™II、Apex 20K(包括Apex 20KE....

  GD25Q256D(256M位)串行闪存支持标准串行外围接口(SPI),并支持双/四SPI:串行时钟....

  本文档的主要内容详细介绍的是Altium designe教程的23个资料大集合免费下载包括了:11.....

  HT463x 是一款新型的 LED 手电筒控制芯片,采用全新的设计工艺,集成了单节锂电池充电管理模块....

  信息开关二极管专为高速开关应用而设计。 引线%哑光锡(锡) 合格回流温度:260°C 极小型SOD-523封装 适用于汽车和其他应用的S前缀,需要独特的现场和控制变更要求; AECQ101合格且PPAP能力 电路图、引脚图和封装图

  信息开关二极管专为高速开关应用而设计。 可提供无铅封装* 电路图、引脚图和封装图

  信息开关二极管设计用于超高速开关应用。该器件采用SC-70封装,专为低功耗表面贴装应用而设计。 可提供无铅封装 适用于汽车和其他应用的S前缀,需要独特的站点和控制变更要求; AECQ101合格且PPAP能力 电路图、引脚图和封装图

  信息小信号二极管 低正向压降 快速开关 非常小的薄型 最大剖面高度为0.43mm 尺寸为1.0 x 0.6mm

  信息 BAS16P2T5G开关二极管是我们广受欢迎的SOT-23三引线器件的衍生产品。它专为开关应用而设计,安装在SOD-923表面该封装非常适合低功率表面贴装应用,其中电路板空间非常宝贵。 极小的SOD-923封装

  BAS16 (Legacy Fairchild)开关二极管,85 V 200 mA

  信息采用SOT-563封装的双开关二极管。 引脚表面处理:100%无光泽锡(锡) 合格回流焊温度:260°C 超小型SOD-523封装 适用于汽车和其他应用的S前缀,需要独特的现场和控制变更要求; AECQ101合格且PPAP能力 电路图、引脚图和封装图

  信息开关二极管专为高速开关应用而设计。该器件采用SC-75表面贴装封装,非常适合自动插入。 低漏电流应用 中速开关时间 这些器件是无铅,无卤素/ BFR,符合RoHS标准

  信息开关二极管专为高速开关应用而设计。 S汽车及其他应用的前缀,需要独特的现场和控制变更要求; AECQ101合格且PPAP能力 电路图、引脚图和封装图

  信息开关二极管专为高速开关应用而设计。该器件采用SOT-23表面贴装封装,非常适合自动插入。 低漏电流应用 中速开关时间 8 mm卷带和卷盘 - 使用BAS116LT1订购7英寸/ 3,000单位卷轴 Pb - 免费套餐。 汽车和其他应用的S前缀,需要独特的站点和控制变更要求; AECQ101合格且PPAP能力 电路图、引脚图和封装图

  信息开关二极管专为高速开关应用而设计。该器件采用SOT-23表面贴装封装,非常适合自动插入。 无铅封装可用 电路图、引脚图和封装图

  信息 A5191HRT是一款单芯片CMOS调制解调器,适用于高速公路可寻址远程传感器(HART)现场仪表和主机。调制解调器和一些外部无源组件提供满足HART物理层要求所需的所有功能,包括调制,解调,接收滤波,载波检测和发送信号整形。 A5191HRT与SYM20C15引脚兼容。有关引脚与SYM20C15兼容性的详细信息,请参见引脚说明和功能描述部分。 A5191HRT使用每秒1200位的相位连续频移键控(FSK)。为了节省功率,接收电路在发送操作期间被禁用,反之亦然。这提供了HART通信中使用的半双工操作。 低功耗 Bell 202移位频率为1200 Hz和2200 Hz 单芯片,半 - 双工1200比特FSK调制解调器 发送信号波形整形 接收带通滤波器 满足HART物理层要求 CMOS兼容 电路图、引脚图和封装图...

  CAT25128 128-kb SPI串行CMOS EEPROM存储器

  信息 CAT25128是一个128 kb串行CMOS EEPROM器件,内部组织为16kx8位。它具有64字节页写缓冲区,并支持串行外设接口(SPI)协议。该器件通过片选()输入启用。此外,所需的总线信号是时钟输入(SCK),数据输入(SI)和数据输出(SO)线。 输入可用于暂停与CAT25128设备的任何串行通信。该器件具有软件和硬件写保护功能,包括部分和全部阵列保护。片上ECC(纠错码)使该器件适用于高可靠性应用。适用于新产品(Rev. E) ) 20 MHz SPI兼容 1.8 V至5.5 V操作 硬件和软件保护 低功耗CMOS技术 SPI模式(0,0和1,1) 工业和扩展温度范围 自定时写周期 64字节页写缓冲区 块写保护 - 保护1 / 4,1 / 2或全部EEPROM阵列 1,000,000编程/擦除周期 100年数据保留

  8引脚PDIP,SOIC,TSSOP和8焊盘TDFN,UDFN封装 此器件无铅,无卤素/ BFR,符合RoHS标准 具有永久写保护的附加标识页...

  CAT25256 256-kb SPI串行CMOS EEPROM存储器

  信息 CAT25256是一个256 kb串行CMOS EEPROM器件,内部组织为32kx8位。它具有64字节页写缓冲区,并支持串行外设接口(SPI)协议。该器件通过片选()输入启用。此外,所需的总线信号是时钟输入(SCK),数据输入(SI)和数据输出(SO)线。输入可用于暂停与CAT25256设备的任何串行通信。该器件具有软件和硬件写保护功能,包括部分和全部阵列保护。片上ECC(纠错码)使该器件适用于高可靠性应用。适用于新产品(Rev. E) ) 20 MHz(5 V)SPI兼容 1.8 V至5.5 V电源电压范围 SPI模式(0,0)和(1,1) ) 64字节页面写缓冲区 具有永久写保护的附加标识页(新产品) 自定时写周期 硬件和软件保护 100年数据保留 1,000,000编程/擦除周期 低功耗CMOS技术 块写保护

  - 保护1 / 4,1 / 2或整个EEPROM阵列 工业和扩展温度范围 8引脚PDIP,SOIC,TSSOP和8焊盘UDFN和TDFN封装 此器件无铅,无卤素/ BFR,符合RoHS标准...

  信息 CAT25040是一个4-kb SPI串行CMOS EEPROM器件,内部组织为512x8位。安森美半导体先进的CMOS技术大大降低了器件的功耗要求。它具有16字节页写缓冲区,并支持串行外设接口(SPI)协议。该器件通过片选()启用。此外,所需的总线信号是时钟输入(SCK),数据输入(SI)和数据输出(SO)线。 输入可用于暂停与CAT25040设备的任何串行通信。该器件具有软件和硬件写保护功能,包括部分和全部阵列保护。 20 MHz(5 V)SPI兼容 1.8 V至5.5 V电源电压范围 SPI模式(0,0和1,1) 16字节页面写入缓冲区 自定时写入周期 硬件和软件保护 块写保护 - 保护1 / 4,1 / 2或整个EEPROM阵列 低功耗CMOS技术 1,000,000编程/擦除周期 100年数据保留 工业和扩展温度范围 PDIP,SOIC,TSSOP 8引脚和TDFN,UDFN 8焊盘封装 这些器件无铅,无卤素/ BFR,符合RoHS标准...

  信息 CAT25080 / 25160是8-kb / 16-kb串行CMOS EEPROM器件,内部组织为1024x8 / 2048x8位。它们具有32字节页写缓冲区,并支持串行外设接口(SPI)协议。该器件通过片选()输入启用。此外,所需的总线信号是时钟输入(SCK),数据输入(SI)和数据输出(SO)线。 输入可用于暂停与CAT25080 / 25160设备的任何串行通信。这些器件具有软件和硬件写保护功能,包括部分和全部阵列保护。 10 MHz SPI兼容 1.8 V至5.5 V电源电压范围 SPI模式(0,0和1,1) 32字节页写缓冲区 自定时写周期 硬件和软件保护 块写保护 - 保护1 / 4,1 / 2或全部EEPROM阵列 低功耗CMOS技术 1,000,000个编程/擦除周期 100年数据保留 工业和扩展温度范围 符合RoHS标准的8引脚PDIP,SOIC,TSSOP和8焊盘TDFN,UDFN封装...

  信息 MC10 / 100EP32是一个集成的2分频器,具有差分CLK输入。 V 引脚是内部产生的电源,仅适用于该器件。对于单端输入条件,未使用的差分输入连接到V 作为开关参考电压。 V 也可以重新连接AC耦合输入。使用时,通过0.01μF电容去耦V 和V ,并限制电流源或吸收至0.5mA。不使用时,V 应保持开路。复位引脚是异步的,并在上升沿置位。上电时,内部触发器将达到随机状态;复位允许在系统中同步多个EP32。 100系列包含温度补偿。 350ps典型传播延迟 最大频率

  4 GHz典型 PECL模式工作范围:V = 3.0 V至5.5 V V = 0 V NECL模式工作范围:V = 0 V ,其中V = -3.0 V至-5.5 V 打开输入默认状态

  “当大家都在讨论5G的时候,其实你很难想象得到的是,我们还有大量的客户在思考何时能用上移动互联网业务....

  本文档的详细介绍的是高性能FPGA的典型应用详细资料说明内容包括了:1.Altera的FPGA体系结....

  本文档的详细介绍的是FPGA设计有哪些良好的设计方法及误区内容包括了:1.FPGA的适用领域及选型,....

本文链接:http://brazil-run.com/dingjiefu/123.html